This work is building on results from the book named "A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness" by M. Kovalev, S.M. Müller, and W.J. Paul, published as LNCS 9000 in 2014.
It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features:
. MIPS instruction set architecture (ISA) for application and for system programming
. cache coheren…
This work is building on results from the book named "A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness" by M. Kovalev, S.M. Müller, and W.J. Paul, published as LNCS 9000 in 2014.
It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features:
. MIPS instruction set architecture (ISA) for application and for system programming
. cache coherent memory system
. store buffers in front of the data caches
. interrupts and exceptions
. memory management units (MMUs)
. pipelined processors: the classical five-stage pipeline is extended by two pipeline
stages for address translation
. local interrupt controller (ICs) supporting inter-processor interrupts (IPIs)
. I/O-interrupt controller and a disk
84,89 €
Prisijunkiteir už šią prekę gausite0,85 Knygų Eurų!?
Elektroninė knyga:
Atsiuntimas po užsakymo akimirksniu! Skirta skaitymui tik kompiuteryje, planšetėje ar kitame elektroniniame įrenginyje.
This work is building on results from the book named "A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness" by M. Kovalev, S.M. Müller, and W.J. Paul, published as LNCS 9000 in 2014.
It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features:
. MIPS instruction set architecture (ISA) for application and for system programming
. cache coherent memory system
. store buffers in front of the data caches
. interrupts and exceptions
. memory management units (MMUs)
. pipelined processors: the classical five-stage pipeline is extended by two pipeline
stages for address translation
. local interrupt controller (ICs) supporting inter-processor interrupts (IPIs)
. I/O-interrupt controller and a disk
Atsiliepimai
Atsiliepimų nėra
0 pirkėjai įvertino šią prekę.
5
0%
4
0%
3
0%
2
0%
1
0%
Kainos garantija
Ženkliuku „Kainos garantija” pažymėtoms prekėms Knygos.lt garantuoja geriausią kainą. Jei identiška prekė kitoje internetinėje parduotuvėje kainuoja mažiau - kompensuojame kainų skirtumą. Kainos lyginamos su knygos.lt nurodytų parduotuvių sąrašu prekių kainomis. Knygos.lt įsipareigoja kompensuoti kainų skirtumą pirkėjui, kuris kreipėsi „Kainos garantijos” taisyklėse nurodytomis sąlygomis. Sužinoti daugiau
Elektroninė knyga
22,39 €
DĖMESIO!
Ši knyga pateikiama ACSM formatu. Jis nėra tinkamas įprastoms skaityklėms, kurios palaiko EPUB ar MOBI formato el. knygas.
Svarbu! Nėra galimybės siųstis el. knygų jungiantis iš Jungtinės Karalystės.
Tai knyga, kurią parduoda privatus žmogus. Kai apmokėsite užsakymą, jį per 7 d. išsiųs knygos pardavėjas . Jei to pardavėjas nepadarys laiku, pinigai jums bus grąžinti automatiškai.
Šios knygos būklė nėra įvertinta knygos.lt ekspertų, todėl visa atsakomybė už nurodytą knygos kokybę priklauso pardavėjui.
Atsiliepimai