This monograph is based on the third author's lectures on computer architecture, given in the summer semester 2013 at Saarland University, Germany. It contains a gate level construction of a multi-core machine with pipelined MIPS processor cores and a sequentially consistent shared memory.The book contains the first correctness proofs for both the gate level implementation of a multi-core processor and also of a cache based sequentially consistent shared memory. This opens the way to the formal…
This monograph is based on the third author's lectures on computer architecture, given in the summer semester 2013 at Saarland University, Germany. It contains a gate level construction of a multi-core machine with pipelined MIPS processor cores and a sequentially consistent shared memory.
The book contains the first correctness proofs for both the gate level implementation of a multi-core processor and also of a cache based sequentially consistent shared memory. This opens the way to the formal verification of synthesizable hardware for multi-core processors in the future.
Constructions are in a gate level hardware model and thus deterministic. In contrast the reference models against which correctness is shown are nondeterministic. The development of the additional machinery for these proofs and the correctness proof of the shared memory at the gate level are the main technical contributions of this work.
84,89 €
Prisijunkiteir už šią prekę gausite0,85 Knygų Eurų!?
Elektroninė knyga:
Atsiuntimas po užsakymo akimirksniu! Skirta skaitymui tik kompiuteryje, planšetėje ar kitame elektroniniame įrenginyje.
This monograph is based on the third author's lectures on computer architecture, given in the summer semester 2013 at Saarland University, Germany. It contains a gate level construction of a multi-core machine with pipelined MIPS processor cores and a sequentially consistent shared memory.
The book contains the first correctness proofs for both the gate level implementation of a multi-core processor and also of a cache based sequentially consistent shared memory. This opens the way to the formal verification of synthesizable hardware for multi-core processors in the future.
Constructions are in a gate level hardware model and thus deterministic. In contrast the reference models against which correctness is shown are nondeterministic. The development of the additional machinery for these proofs and the correctness proof of the shared memory at the gate level are the main technical contributions of this work.
Atsiliepimai
Atsiliepimų nėra
0 pirkėjai įvertino šią prekę.
5
0%
4
0%
3
0%
2
0%
1
0%
Kainos garantija
Ženkliuku „Kainos garantija” pažymėtoms prekėms Knygos.lt garantuoja geriausią kainą. Jei identiška prekė kitoje internetinėje parduotuvėje kainuoja mažiau - kompensuojame kainų skirtumą. Kainos lyginamos su knygos.lt nurodytų parduotuvių sąrašu prekių kainomis. Knygos.lt įsipareigoja kompensuoti kainų skirtumą pirkėjui, kuris kreipėsi „Kainos garantijos” taisyklėse nurodytomis sąlygomis. Sužinoti daugiau
Elektroninė knyga
22,39 €
DĖMESIO!
Ši knyga pateikiama ACSM formatu. Jis nėra tinkamas įprastoms skaityklėms, kurios palaiko EPUB ar MOBI formato el. knygas.
Svarbu! Nėra galimybės siųstis el. knygų jungiantis iš Jungtinės Karalystės.
Tai knyga, kurią parduoda privatus žmogus. Kai apmokėsite užsakymą, jį per 7 d. išsiųs knygos pardavėjas . Jei to pardavėjas nepadarys laiku, pinigai jums bus grąžinti automatiškai.
Šios knygos būklė nėra įvertinta knygos.lt ekspertų, todėl visa atsakomybė už nurodytą knygos kokybę priklauso pardavėjui.
Perskaityta knyga:
Nenauja knyga, kuri parduodama tiesiai iš knygos.lt sandėlio. Knygos kokybė įvertinta knygos.lt ekspertų.
Tai knyga, kurią parduoda privatus žmogus. Kai apmokėsite užsakymą, jį per 7 d. išsiųs knygos pardavėjas . Jei to pardavėjas nepadarys laiku, pinigai jums bus grąžinti automatiškai.
Šios knygos būklė nėra įvertinta knygos.lt ekspertų, todėl visa atsakomybė už nurodytą knygos kokybę priklauso pardavėjui.
Atsiliepimai